Разрядность ОС - что это?

[Игорь Лейко]

Допустим, вы крайне неприхотливы и у вас вошло в привычку пойти покурить, ожидая, пока на старом железе отработает что-то, что на новом сработало бы за секунды. »
Не надо делать ложных допущений, только и всего.

С чего Вы решили, что линий адреса 36 штук? Почему, скажем, не 30? »
Интел так процессоры делать стала. Начиная с Pentium Pro, когда в них PAE добавила.

[AMDBulldozer]

Я не решил, я читал мануалы и спецификации. Почему не 30? наверное потому, что с 30 разрядами можно получить лишь 1Гб адресов. »
Значит плохо читали. Линий адреса с номерами от 0 до 2 по понятным причинам не существует. Шина данных 64-битная, причем чтение памяти можно производить только по выровненной 8-мибайтной границе. Таким образом, 30 линий адреса действительно позволяют получить 1 миллиард адресов. Только это адреса не байтов, а 8-мибайтовых слов. В совокупности получается 8 ГБ (типичный для процессоров LGA775 лимит - это было последнее поколение, в котором упомянутые линии в действительности разводились на материнской плате). А 36-битная адресация, о которой Вы писали, никакого отношения к линиям адреса вообще не имеет. Она в описании Intel всего лишь означает поддержку PAE. То есть программную возможность преобразовать физические адреса памяти за пределами 4ГБ в линейные при 32-хразрядном режиме адресации, а не физическое наличие линий адреса. Встречающаяся в некоторых источниках фраза о "расширении шины адреса до 36 бит в Pentium Pro", увы, всего лишь метафора. Возможность адресовать отдельные байты существует только внутри ядра процессора. Она не только не выходит наружу (кэш-память любого уровня считывается и записывается построчно, типичная длина строки 64 байта. Не путать с 64-хбитовой шиной каждого из каналов контроллера памяти), она даже не доходит до IMC.
А сколько же реально линий адреса памяти имеет современный процессор Intel? При условии, что упомянутый Вами MHC встроен в процессор?
Вы будете смеяться, но 16 (DDRx_MA[00]-DDRx_MA[15]). И это не шутка. ведь они мультиплексируются для передачи как адреса строки при активации, так и адреса столбца для собственно чтения/записи. Плюс к этому еще 3 линии выбора выбора банка (DDRx_BA[0]-DDRx_BA[2]) и по одной линии для каждого из 4 рангов (DDR_CS_N[0], DDR_CS_N[1], DDR_CS_N[4], DDR_CS_N[5]). Всего 23 линии на каждый канал контроллера (символ "x" в обозначении выводов зкаменяется номером канала).

То есть, QX9770 имеет 30 линий адреса памяти, I7-4770 на оба канала контроллера 32, i7-4960x - 64

[Efir]

Значит плохо читали »

возможно, повторю, это не область моих интересов. Когда я говорил о 36 разрядной адресации я говорил о логической составляющей, что такое мультиплексирование мне известно и что процессор байтами не читает тоже. Физически линий может быть хоть одна, по которой последовательно можно передавать биты адреса, вопрос в производительности, но речь была не об этом. Вы перечитайте контекст цитаты на которую я отвечал. Физическое ап процессора определяется как то, которое адресуется его шиной адреса, независимо от физического кол-ва линий, и адрес практически 36-ти разрядный а не теоретически, как это было написано в посте yurfed, вот об этом была речь. Мне стоило уточнить, признаю, речь не о физически разведенных линиях.

В совокупности получается 8 ГБ (типичный для процессоров LGA775 лимит »

это не лимит процессора, вы путаете, это лимит MCH, это разные устройства. Процессор свободно выставит на шину адреса 36 битный адрес взятый из PTE, вопрос в том, что вернет DRAM контроллер, например, при 33-х разрядном декодере адреса(33- разряда тоже речь о логике, сколько там физически линий мне не интересно), какой-нить мусор, надо читать спецификации. Адрес на процессорной шине это не последнее число, которое будет использоваться для доступа к ячейкам рам либо оборудования неважно, последним будет адрес, который описывает decode address space. Это хорошо понятно, когда в MCH реализован ремаппинг памяти. Вот, например, даташит на 965 чипсет (http://www.intel.com/Assets/PDF/datasheet/313053.pdf), на странице 51 рисунок 3.1. Там показано представление физического ап со стороны процессора и как это будеи "видеть" драмконтроллер при тех или иных настройках. Вот еще даташит (http://www.polywell.com/us/support/faq/4gb_rev1.pdf), не новый, но актуальный для LGA775, страница 7, где пишут о маркетинговых целях ограничения чипсета, о серверных чипсетах и т.д.

А 36-битная адресация, о которой Вы писали, никакого отношения к линиям адреса вообще не имеет. Она в описании Intel всего лишь означает поддержку PAE. То есть программную возможность преобразовать физические адреса памяти за пределами 4ГБ в линейные при 32-хразрядном режиме адресации, а не физическое наличие линий адреса »

вы ведете разговор в другой плоскости, речь шла о логике, я ввел в заблуждение, мне стоило уточнять о чем говорю.

То есть, QX9770 имеет 30 линий адреса памяти, I7-4770 на оба канала контроллера 32, i7-4960x - 64 »

после того как MCH переместился на процессор(IMC), то спецификация памяти автоматически переместилась на страничку с процессором. Теперь на странице процессора, а не чипсета пишется сколько он может адресовать памяти. Но речь опять идет о MCH(IMC) и о его decode address space, а не о физическом ап процессора. На процессорах AMD контроллер памяти давно переместился на процессор, интересно какой там decode address space, например на феномах.